Modul 2 Percobaan 1 kondisi 6
1. Kondisi [kembali]
D Flip-Flop bekerja dengan prinsip bahwa keluarannya Q mengikuti nilai input D setiap kali ada pulsa clock masuk. Pada rangkaian ini, input D diatur oleh kombinasi saklar, salah satunya B0 yang diberi logika 1. Dengan demikian, saat clock aktif, keluaran dari D Flip-Flop (Q) akan menjadi logika tinggi (1). Hal ini terlihat pada indikator LED H4 yang menyala, sementara Q̅ berada pada logika rendah (0) yang ditunjukkan oleh LED H3.
Keluaran Q dari D Flip-Flop kemudian digunakan sebagai masukan ke rangkaian JK Flip-Flop. Pada sisi JK Flip-Flop, saklar diatur sehingga J=0 (dari B1) dan K=1 (dari B2). Dengan kombinasi ini, JK Flip-Flop memiliki fungsi reset, yaitu setiap kali menerima pulsa clock, output Q akan dipaksa menjadi logika rendah (0), dan output Q̅ menjadi logika tinggi (1). Akan tetapi, karena clock pada JK Flip-Flop dipengaruhi oleh keluaran dari D Flip-Flop, maka perubahan hanya terjadi ketika D Flip-Flop memberikan logika 1 pada keluarannya.
Hasil akhirnya dapat diamati pada indikator LED keluaran JK Flip-Flop, yaitu H7 dan H6. Pada kondisi percobaan ini, H7 yang terhubung ke Q akan menunjukkan logika rendah (mati), sedangkan H6 yang terhubung ke Q̅ menunjukkan logika tinggi (menyala). Dengan demikian, prinsip kerja rangkaian ini adalah memanfaatkan D Flip-Flop untuk menghasilkan sinyal yang kemudian dikendalikan lagi oleh JK Flip-Flop dengan kombinasi J=0 dan K=1, sehingga keluaran akhirnya selalu berada pada kondisi reset.
Komentar
Posting Komentar