Laporan Akhir 1 Modul 2
1. Jurnal[kembali]
2. Alat dan Bahan[kembali]
- Pada Proteus:
3. Rangkaian[kembali]
4. Prinsip Kerja Rangkaian[kembali]
- JK Flip Flop
Output J-K flip-flop berubah saat sinyal clock mengalami fall time, yaitu transisi dari logika tinggi (1) ke logika rendah (0). J-K flip-flop memiliki kondisi toggle, di mana outputnya akan menjadi kebalikan dari output sebelumnya. Kondisi ini terjadi ketika input J dan K keduanya bernilai 1.
- D Flip Flop
Rangkaian flip-flop D mirip dengan R-S flip-flop, tetapi ada gerbang NOT yang dipasang pada input R-nya. Sama seperti J-K flip-flop, input R-S pada D flip-flop juga harus dinonaktifkan agar outputnya sesuai dengan tabel kebenaran D flip-flop.
Output D flip-flop berubah saat sinyal clock mengalami rise time, yaitu transisi dari logika rendah (0) ke logika tinggi (1). Rangkaian D flip-flop tidak memiliki kondisi toggle.
6. Analisa[kembali]
7. Download File [kembali]